

BP1548C2 数据手册

高性能低功耗蓝牙音频应用处理器

版本

日期	版本	描述
2023/8	V0.1	预览版
2023/10	V0.2	修正概述内容、引脚复用关系和芯片使用条件

1. 概述	2
2. 结构示意图	4
3. 引脚定义和描述	4
4. GPIO 引脚描述	5
5. 芯片电气特性	7
5.1. 芯片使用条件	7
5.2. 数字 IO 电特性	7
5.3. 音频性能	7
6. 运行频率和功耗	10
6.1. 典型模式下的功耗	10
7. 封装尺寸	11
8. 存储和焊接	12
9. 声明	13
10. 技术支持	14

图

图 1 . 芯片结构示意图	4
图 2 . 芯片引脚定义	4
图 3 . 封装形式和尺寸	11

表

表 1 芯片引脚说明	5
表 2 GPIO 上电状态及电平	6
表 3 芯片推荐使用条件	7
表 4 数字 IO 直流特性	7
表 5 数字 IO 驱动力和上下拉特性	7
表 6 Audio DAC 单端输出性能 @ 48KHz	7
表 7 Audio DAC 差分输出性能 @ 48KHz	8
表 8 Audio ADC (LINEIN2 通道) 性能 @ 48KHz	8
表 9 Audio ADC (MIC 单端输入) 性能 @ 48KHz	9
表 10 Audio ADC (MIC 差分输入) 性能 @ 48KHz	9
表 11 典型模式下的功耗	10

1. 概述

内核和存储

- 高性能 32 位 RISC 内核，最高频率 240MHz，支持 DSP 指令，集成 FPU 支持浮点运算
- FFT 加速器：最大支持 1024 点复数 FFT/IFFT 运算，或者是 2048 点的实数 FFT/IFFT 运算
- 集成 256KB SRAM，I-Cache 和 D-Cache 支持 XIP 运行
- 内置 16Mbit FLASH，存储代码及数据
- 内置一次性烧录存储器
- 2 线 SDP（Serial Debug Port）调试口，具备断点调试和代码追踪能力
- 40 个中断向量和 4 层中断优先级

音频

- 3 路 24bit Audio-ADC， $SNR \geq 97dB$
- Audio ADC 支持 9 种采样率：8KHz / 11.025KHz / 12KHz / 16KHz / 22.05KHz / 24KHz / 32KHz / 44.1KHz / 48KHz
- 支持 1 路模拟麦克风，单端或差分输入，带 AGC 功能
- 支持 2 路数字麦克风
- 支持 1 路模拟 LINE-IN 输入，可配置到两组引脚
- 2 路 24bit DAC，支持差分或单端输出， $SNR \geq 105dB$ ，支持 13 种采样率：8KHz / 11.025KHz / 12KHz / 16KHz / 22.05KHz / 24KHz / 32KHz / 44.1KHz / 48KHz / 88.2KHz / 96KHz / 176.4KHz / 192KHz
- 支持直驱 16Ω 或 32Ω 耳机，最大输出功率 40mW
- 2 个全双工 I2S，8~192KHz 采样率，最大有效位宽 32bits，并支持 4 通道 TDM 模式
- 2 个 S/PDIF 接口，支持接收和发送（双工），支持 HDMI 音频和 ARC

蓝牙

- 双模蓝牙 V5.3，支持蓝牙 BR，EDR 和 BLE
- 支持 BLE Audio，包括 CIS 和 BIS
- 支持蓝牙 Piconet 和 Scatternet 组网协议
- 最大发射功率 8dBm，支持 class1、class2、class3
- 接收灵敏度（典型值）
 - DH1: -92dBm
 - 2DH5: -92dBm
 - BLE 1M: -95dBm
 - BLE 2M: -92dBm
- 支持 A2DP/AVRCP/HFP/HSP/OPP/HID/SPP/PBAP/GATT/SM 等协议
- 支持 PLC (Package Loss Concealment)

2.4GHz 无线音频

- 采用 GFSK 制式双向链路通信
- 支持 1 / 2M 速率
- 支持高保真低延时无线音频双向传输，延时低至 10ms 以内

电源、时钟和复位

- DC 3.0V~5.5V 电源供电 @ LDOIN
- 支持单电源供电，内置 DCDC 和多组 LDO
- RC 12MHz 时钟源和双 PLL 锁相环时钟源
- 24MHz 晶体
- 支持 RTC 模式（接 32.768KHz 晶体）
- 内置 POR（Power on Reset），LVD（低电压检测）和 Watchdog
- 多种低功耗模式：
 - CPU 降频
 - 系统降频
 - 休眠

外设

- 4 个基本定时器（TIM1，TIM2，TIM3，TIM4）

TIM8)，带 PWM 和 PWC 功能

- 29 个 GPIO，均可配置为外部中断输入和唤醒源
- GPIO 可配置上拉、下拉、高阻、下拉电流源等功能
- USB 2.0 全速（OTG）控制器，支持 6 个端点，内置 PHY
- 1 个 CAN 总线接口，支持 CAN 2.0A / B
- 1 个支持 4 线模式的 SPI Master 接口 @ max.30M
- 1 个 SPI Slave 接口 @ max.30M
- 1 个 SDIO 接口 @ max.30M
- 2 个收发全双工 UART @ max.3Mbps，UART0 可配置流控
- 1 个 I2C 主/从控制器 @ max.400K
- 1 个 12-bit SAR-ADC（逐次逼近型 ADC）@ max. 450K 采样率，可分配 23 个外部 IO 通道，5 个内部电压采样通道
- 1 个 IR 接口，支持 NEC 或者 SONY 模式

DMA

- 6 通道 DMA，全内存寻址，可分配给任意外设（OTG、IR、I2C、CAN 除外）
- 独特的内存与 IO 间自动发射和捕获机制（简称 DMA-GPIO），可模拟多种通讯和控制时序

软件开发支持

- 音频算法支持列表：
 - 解码：MP2, MP3, WMA, APE, FLAC, AAC, MP4, M4A, WAV（IMA-ADPCM & PCM），AIF, AIFC
 - 编码：MP2/MP3, IMA-ADPCM
 - Karaoke 音效和算法：
 - ◆ 回声
 - ◆ Reverb（Plate 版）

支持‘电音 / 变调 / 变声’

- ◆ 人声激励
- ◆ 移频（防啸叫）
- ◆ 啸叫侦测及抑制等
- 音乐及综合音效：
 - ◆ 3D 环绕
 - ◆ 虚拟低音
 - ◆ 参量均衡器（EQ）
 - ◆ 动态范围压缩（DRC）
 - ◆ 回声消除（AEC）
 - ◆ 噪声抑制等
- 支持 24 位高精度 DSP 音效处理
- 基于 Eclipse 的 IDE 和 GCC 编译器
- 支持 FreeRTOS
- 全 C 编程，配套 SDK（软件开发套件）方便高效的二次开发
- 图形化在线调音工具

固件烧录和保护

- 支持调试器、专用烧录器或 Flash Burner Lite 烧录 Flash
- 支持 32bit 用户密钥对固件加密
- 芯片 64-bit unique ID

ESD

- 抗 ESD 能力为 HBM 2KV

封装和工作温度

- LQFP48（7mm x 7mm）
- 环境工作温度：-40℃ 到 85℃

应用领域

- 蓝牙音箱、Party 箱和 Soundbar 产品等
- 蓝牙运动耳机、游戏耳机等
- 2.4G 无线音频传输应用
- 各类蓝牙音频和语音应用产品




图 1. 芯片结构示意图

3. 引脚定义和描述




表 1 芯片引脚说明

管脚	名称	类型	功能说明复用说明
1	DVDD33	PWR	数字 3.3V 电源输出，需外接滤波电容
2	AVDD33	PWR	模拟 3.3V 电源输出，需外接滤波电容
3	LDOIN	PWR	芯片总电源输入
4	DCDC_SW	PWR	内置 DCDC 的 SW 脚，外接功率电感
5	DCDC_VSS	GND	内置 DCDC 的接地脚，连接到数字地
6	NC		
7	GPIO_B5	I/O	AD8 / SPIS_CLK / UART1_TXD / I2C_SCL / TIM8_PWM / 32K RTC 晶体_XI
8	GPIO_B9	I/O	AD8 / 32K RTC 晶体_XO
9	GPIO_A0	I/O	AD8 / SPIS_MISO / UART0_RXD / UART0_TXD / MCLK1_OUT / MCLK1_IN / TIM5_PWM
10	GPIO_A1	I/O	AD8 / SPIS_CS / UART0_TXD / UART0_RXD / TIM6_PWM / IR_IN / CLK_OUT
11	RFIO	AIO	RF 天线
12	RFVDD16	PWR	射频 1.6V 电源输出，需外接滤波电容
13	RFVSS	GND	射频地
14	24M_XI	I	24M 晶体 XI
15	24M_XO	O	24M 晶体 XO
16	GPIO_A4	I/O	AD0 / SPIM_IO2 / CAN_RXD / TIM8_PWM / LEDC1
17	GPIO_A5	I/O	AD0 / SPIM_IO0(MOSI) / UART0_RXD / I2C_SDA / TIM7_PWM / LEDC2
18	GPIO_A6	I/O	AD0 / SPIM_CLK / UART0_TXD / I2C_SCL / MCLK1_OUT / MCLK1_IN / TIM8_PWM / LEDC3
19	GPIO_A7	I/O	AD0 / SPIM_IO1(MISO) / UART0_CTS / UART0_RTS / I2S1_LRCK / MCLK1_OUT / MCLK1_IN / TIM5_PWM / LEDC4
20	GPIO_A9	I/O	AD0 / SPIM_CS / CAN_TXD / UART1_RXD / I2S1_BCLK / TIM6_PWM / LEDC5
21	GPIO_A10	I/O	AD0 / CAN_RXD / UART1_TXD / I2S1_DO / I2S1_DI / TIM5_PWM / TIM6_PWM / LEDC6
22	GPIO_A15	I/O	AD0 / SD_DAT / LEDC7
23	GPIO_A16	I/O	AD0 / SD_CLK
24	GPIO_A17	I/O	AD0 / SD_CMD
25	GPIO_A18	I/O	OTG_DM / UART1_RXD / UART1_TXD
26	GPIO_A19	I/O	OTG_DP / UART1_TXD / UART1_RXD
27	GPIO_A20		AD0 / SD_DAT / SPIM_IO0(MOSI) / SPIS_MOSI / UART1_TXD / I2S0_LRCK / I2S1_LRCK / TIM7_PWM
28	GPIO_A21	I/O	AD0 / SD_CLK / SPIM_CLK / SPIS_CLK / UART1_TXD / I2S0_BCLK / I2S1_BCLK / TIM8_PWM
29	GPIO_A22	I/O	AD0 / SD_CMD / SPIM_IO1(MISO) / SPIS_MISO / UART1_TXD / I2S0_DO / I2S0_DI / TIM5_PWM
30	GPIO_A23	I/O	AD1 / SPIM_IO2 / SPIS_CS / UART1_TXD / I2S0_DI / I2S0_DO / TIM6_PWM

32	GPIO_A28	I/O	SPDIF0_DI / SPDIF0_DO / DMIC_DAT / SPDIF1_DI / SPDIF1_DO / TIM6_PWM
33	GPIO_A29	I/O	AD4 / SPDIF_AI / UART1_TXD / I2C_SCL / I2S1_BCLK / SPDIF0_DI / SPDIF0_DO / DMIC_CLK / SPDIF1_DI / SPDIF1_DO / IR_IN / CLK_OUT
34	GPIO_A31	I/O	AD6 / SPDIF_AI / FUSE_VDD25 / UART1_TXD / I2C_SCL / I2S1_DI / I2S1_DO / SPDIF0_DI / SPDIF0_DO / DMIC_CLK / SPDIF1_DI / SPDIF1_DO / IR_IN
35	GPIO_B0	I/O	ADC7 / LINEIN2_R / TIM5_PWM / TIM6_PWM / SW_CLK
36	GPIO_B1	I/O	ADC7 / LINEIN2_L / TIM5_PWM / TIM6_PWM / SW_DATA
37	GPIO_B2	I/O	LINEIN1_R
38	GPIO_B3	I/O	LINEIN1_L
39	GPIO_B7	I/O	MICIN_P
40	GPIO_B8	I/O	MICIN_N
41	VMID	AO	音频模块内部电压基准
42	AVSS	GND	模拟地
43	DAC_RP	AO	音频 R 声道差分 P 端输出
44	DAC_RN	AO	音频 R 声道差分 N 端输出
45	DAC_LN	AO	音频 L 声道差分 N 端输出
46	DAC_LP	AO	音频 L 声道差分 P 端输出
47	LDO16O	PWR	数字 1.6V 电源输出，需外接滤波电容
48	LDO11O	PWR	内核 1.1V 电源输出，需外接滤波电容

说明：

1) 引脚类型：

I: 数字输入；O: 数字输出；AI: 模拟输入；AO: 模拟输出；I/O: 数字输入或输出；
PWR: 电源；GND: 地。

2) GPIO 按 A, B 分为 2 组，其中 A 组 21 个，B 组 8 个。

3) 所有 GPIO 上电默认态为输入高阻。

表 2 GPIO 上电状态及电平

名称	I/O 状态	电平状态
所有 GPIO	浮空	高阻

- 4) 芯片采用 CMOS 工艺，建议对没有和其他器件连接的 GPIO 引脚做内部上拉或者下拉的配置，避免因电荷积累而导致该 IO 产生电流消耗。
- 5) GPIO 在芯片复位期间及之后的表现，分为两种情况：
 - a) 上电复位（POR），将使 GPIO 取消其它复用功能，恢复为高阻状态。如表 2。
 - b) 看门狗（watchdog）复位或者软件系统复位，可以通过寄存器设置让 GPIO 保持复位前的配置，如复用关系、输入输出和上下拉状态等；也可以表现与 a) 一致。
- 6) 与其它音频外设交互的音频时钟分为两组：MCLK0 和 MCLK1，可以配置为输入（IN）或输出（OUT）。用作输入时，该时钟为片内 Audio ADC，Audio DAC 或者 I2S 模块提供时钟；用作输出时，为其它音频外设提供音频同步时钟。

5.1. 芯片使用条件

表 3 芯片推荐使用条件

参数	标识	最小	典型	最大	单位
环境工作温度		-40		85	℃
芯片电源输入范围	LDOIN	3.0		5.5	V
模拟 3.3 伏电源域	AVDD33		3.3		V
数字 3.3 伏电源域	VDD33		3.3		V
数字 1.6 伏电源域	LDO160		1.6		V
内核电压	LDO110		1.1		V
音频偏置电压	VMID		1.65		V

5.2. 数字 IO 电特性

表 4 数字 IO 直流特性

符号	含义	最小	典型	最大	单位	测试条件
VIH	输入高电平	2.2		3.6	V	数字电源 3.3V
VIL	输入低电平	-0.3		1.0	V	数字电源 3.3V
IL	输入漏电流	-10		10	μA	
VOH	输出高电平	3.0			V	@IOH=8mA
VOL	输出低电平			0.3	V	@IOL=8mA

表 5 数字 IO 驱动力和上下拉特性

名称	对应端口	挡位	单位	测试条件
驱动力	所有 GPIO	4 / 8 / 12 / 24	mA	数字电源 3.3V, 典型
上拉	所有 GPIO	10 / 100	KΩ	数字电源 3.3V, 典型
下拉	所有 GPIO	20	μA	数字电源 3.3V, 典型
下拉电流源	所有 GPIO	1.6 / 3.2 / 4.8	mA	数字电源 3.3V, 典型

5.3. 音频性能

表 6 Audio DAC 单端输出性能 @ 48KHz

参数	测试条件	最小值	典型值	最大值	单位
位宽		16	24	24	bits

动态范围	@Fin=1KHz, -60dBFS, A-Weighted		105		dB
SNR	@Fin=1KHz, 0dBFS, A-Weighted		105		dB
THD+N	@Fin=1KHz, -6dBFS, A-Weighted		-85		dB
最大输出摆幅	@Fin=1KHz, 0dBFS		1.07		Vrms
内部通道增益失配	@Fin=1KHz, 0dBFS		0.021		dB
群延时			2.17		ms
相位偏差			0.105		degree
串扰 (L/R)	@Fin=1KHz, 0dBFS		-109.3		dB

表 7 Audio DAC 差分输出性能 @ 48KHz

参数	测试条件	最小值	典型值	最大值	单位
位宽		16	24	24	bits
采样率		8	48	192	KHz
动态范围	@Fin=1KHz, -60dBFS, A-Weighted		106		dB
SNR	@Fin=1KHz, 0dBFS, A-Weighted		106		dB
THD+N	@Fin=1KHz, -6dBFS, A-Weighted		-85		dB
最大输出摆幅	@Fin=1KHz, 0dBFS		1.07		Vrms
内部通道增益失配	@Fin=1KHz, 0dBFS		0.02		dB
群延时			2.12		ms
相位偏差			0.101		degree
串扰 (L/R)	@Fin=1KHz, 0dBFS		-120		dB

表 8 Audio ADC (LINEIN2 通道) 性能 @ 48KHz

参数	测试条件	最小值	典型值	最大值	单位
位宽		16	24	24	bits
最大输入范围	AVDD=3.3V		1.0		Vrms
采样率		8		48	KHz
模拟增益控制范围		-17		19	dB
输入阻抗		3		30	KΩ
动态范围	No Filter @Fin=1KHz		96		dB
	A-Weighted @ Fin=1KHz		99		dB
SNR	No Filter @850mVrms, Fin=1KHz		95		dB
	A-Weighted @850mVrms, Fin=1KHz		97		dB
THD+N	@ 700mVrms, Fin=1KHz		-84		dB
内部通道增益失配	@Fin=1KHz, 0dBFS		0.035		dB
群延时			570		us

参数	测试条件	最小值	典型值	最大值	单位
位宽		16	24	24	bits
最大输入范围	AVDD=3.3V		1.0		Vrms
采样率		8		48	KHz
模拟增益控制范围		-11		33	dB
输入阻抗		3		30	KΩ
动态范围	No Filter		96		dB
	A-Weighted		100		dB
SNR	No Filter @850mVrms, Fin=1KHz		94		dB
	A-Weighted @850mVrms, Fin=1KHz		97		dB
THD+N	输入 700mVrms		-85		dB
群延时			584		us

表 10 Audio ADC（MIC 差分输入）性能 @ 48KHz

参数	测试条件	最小值	典型值	最大值	单位
位宽		16	24	24	bits
最大输入范围	AVDD=3.3V		1.0		Vrms
采样率		8		48	KHz
模拟增益控制范围		-11		33	dB
输入阻抗		3		30	KΩ
动态范围	No Filter		97.5		dB
	A-Weighted		100.4		dB
SNR	No Filter @850mVrms, Fin=1KHz		96.4		dB
	A-Weighted @850mVrms, Fin=1KHz		98.7		dB
THD+N	输入 700mVrms		-87		dB
群延时			584		us

说明:

1) 音频参数仅基于样品，并在常温、常压，开发板 5V 供电条件下测得。

6. 运行频率和功耗

6.1. 典型模式下的功耗

表 11 典型模式下的功耗

典型模式	电流	条件
蓝牙 A2DP	TBD	不带载，不开音效
蓝牙 HFP	TBD	不带载，不开音效
蓝牙 sniff	TBD	间隔 500ms
Deepsleep	TBD	USB 可唤醒

说明：

1. 功耗参数仅基于样品，并在常温、常压下测得。




图 3. 封装形式和尺寸

8. 存储和焊接

存储温度范围：-65 到 150 摄氏度。

BP1548C2 is a moisture sensitive component. The moisture sensitivity classification is **Class 3**.

It's important that the parts are handled under precaution and a proper manner.

The handling, baking and out-of-pack storage conditions of the moisture sensitive components are described in IPC/JEDC S-STD-033A.

The Technologies recommends utilizing the standard precautions listed below.

1. Calculated shelf life in Sealed Bag: 12 months at <40°C and <90% relative humidity (RH)
2. Peak Package Body Temperature: 250°C
3. After bag is opened, devices that will be subjected to reflow solder of other high temperature process must be:
 - a. Mounted within 168 hours of factory condition $\leq 30^{\circ}\text{C}$ / 60% RH
 - b. Stored at <10% RH if not used
4. Devices require baking, before mounting if:
 - a. Humidity indicator card is >10% when read at $23\pm 5^{\circ}\text{C}$ immediately after moisture barrier bag is opened
 - b. Items 3a or 3b is not met
5. If baking is required, please refer to J-STD-033 standard for low temperature (40°C) baking requirement in Tape/Reel form.

9. 声明

All information and data contained in this document are without any commitment, are not to be considered as an offer for conclusion of a contract, nor shall they be construed as to create any liability. Any new issue of this document invalidates previous issues. Product availability and delivery are exclusively subject to our respective order confirmation form; the same applies to orders based on delivered development samples delivered. By this publication, Shanghai Mountain View Silicon Co., Ltd. (“MVSILICON”) does not assume responsibility for patent infringements or other rights of third parties that may result from its use.

No part of this publication may be reproduced, photocopied, stored in a retrieval system, or translated in any form or by any means, electronic, mechanical, manual, optical, or otherwise, without the prior written permission of Shanghai Mountain View Silicon Co., Ltd.

Shanghai Mountain View Silicon Co., Ltd. assumes no responsibility for any errors contained herein.

技术支持

深圳市芯昌明科技有限公司

SHENZHEN XINCHANGMING TECHNOLOGY CO.,LTD

网站支持：<https://www.xcmtech.cn>

联系人：姚工

电话：13826483198

电子邮件：651276313@qq.com

地址：深圳市宝安区宝安中心新安六路勤业商务中心A栋213
